Les "turbo codes" sont des codes correcteurs d'erreurs dont le pouvoir de correction approche de près (moins de 0.5 dB dans la plupart des conditions de codage et d'efficacité spectrale) la limite théorique prédite par C. E. SHANNON en 1947. Inventés en 1990-91 à l'ENST de Bretagne (département "Électronique" et département "Signal et communication"), les turbo codes ont suscité beaucoup d'intérêt auprès des scientifiques pour leur utilisation dans les futurs systèmes de transmission. Ainsi, le CCSDS (Consultative Commitee for Space Data Systems), qui réunit les spécialistes de 23 agences nationales, dont la NASA et l'ESA, ont spécifié un turbo code pour les nouvelles missions en espace lointain.

Les premières applications visées, qui donnèrent lieu à la réalisation de circuits intégrés (ASIC), en collaboration avec Comatlas (Chateaubourg), VLSI Tech (Sophia-Antipolis), le CCETT (Rennes), le CNET (Grenoble), privilégiaient les hauts débits et la diffusion. Aujourd'hui la demande porte très souvent sur des applications à faible débit et à trames courtes, de quelques centaines de bits à quelques milliers de bits. Les travaux récents de l'ENST de Bretagne en matière de "turbo codes" montrent qu' il est possible d'adapter les codes convolutifs aux trames courtes.


Dans un premier temps, le travail de thèse consistera à montrer qu' il est possible de réaliser un Turbo décodeur de codes convolutifs pour trames courtes. Une architecture de circuit sera proposée sur la base des travaux déjà existants. Elle s'appuiera, en particulier, sur les décodeurs à sorties pondérées (SOVA : Soft Output Viterbi Algorithm) dont l'implémentation est maîtrisée à l'ENST de Bretagne.

Dans un second temps, des structures innovatrices seront proposées afin de remplacer les SOVAs par de nouveaux décodeurs tirant au mieux profit des propriétés des trames courtes. L'aspect algorithmique et la conception de circuit (interaction algorithme/silicium) seront considérés.

Enfin des architectures de décodeurs de "Turbo codes" seront proposées. Ces architectures privilégieront un ou plusieurs critères parmi les suivants : la vitesse de traitement, la consommation et la surface de silicium.

Sur la base des travaux existants, des architectures de "Turbo décodage" ont été définies en utilisant l'algorithme SUB-MAP qui est une approximation du logarithme du MAP (Maximum À Postériori). Ce dernier étant très complexe à mettre en œuvre, la version légèrement dégradée SUB-MAP lui sera préféré pour élaborer les nouveaux décodeurs. Le SUB-MAP donne de meilleures performances comparé au SOVA pour des trames relativement importantes (supérieures à 500 données). Il apporte ainsi un gain compris entre 0.2 et 0.25 dB. Toutefois sa complexité est double de celle du SOVA.

Les structures proposées sont basées essentiellement sur la réduction de la mémoire nécessaire à l'implémentation du SUB-MAP qui peut être très importante. La rapidité de décodage est également prise en compte. Suivant les contraintes fixées par le concepteur et selon que l'application soit à faible débit ou non, différentes solutions peuvent valablement être substituées au SOVA.

Carte de test avec des SPARTAN XCS40-3

Carte de test avec un SPARTAN XC2S150-5